

次世代エッジAI半導体：国家プロジェクトの現在地と2030年へのロードマップ

プロジェクトの全体像と3本柱




推進体制

文科省・経産省（MEXT/METI）が方針を策定、JSTが基金・進捗管理を担う初の取り組み

成功条件に照らした現状評価（2026年時点）

研究基盤 vs 産業接続



研究基盤
強
知能制度や研究者コミュニティの形成

産業接続
初期段階
採用企業数や重産接続


産業実装における4つの「弱み」

公開価格からは「重産パイロットラインの予約」「共通PPK/AOKの提供」「設計IPの匿名化」「標準化タスクフォース」がまだ見えていない

KPIのミスマッチ

政府目標の「稼働率20%」や国際会議発表数は明確だが、ライセンス件数や採用企業数といった実務的指標が不足

2024
現在



2033年までのロードマップ



2026年 商用化体制の構築
商用化PMOの設置、アンカー顧客会議体の立ち上げ、パイロットライン（Rapidus等）との接続協定



2027年～2028年 実証と標準化
初級IPカタログの公開、競用企業による実証検証、タブレットや3Dパッケージの標準化実業の開始



2030年～2033年 社会実装の完了
設計IPライセンスの本格化、量産移行検証の確定、2033年に全プロセスの検証完了を評価

**最優先
アクションプラン**

商用化PMOの常設

研究課題を「事業案件」へ変換し、顧客・量産・標準化・IPをセットで管理する司令塔を置く

量産パイロットラインとの正式接続

RapidusのIIM-1（新工程）やRES（後工程）等の国内拠点と、試作・評価の優先株を手配に確保する

アンカー顧客の獲得

自動車、ロボット、FAなど、半導体で差別化を担う国内トップ企業を開発の初期段階から巻き込む

国際競争環境における日本の立ち位置

競合する巨大エコシステム

米国



NVIDIA/CUDA, AI絡み

台湾



TSMC/重産, エコシステム

欧州



imec/共創ハブ, 捻転開発

日本



リスク：研究・IP・量産が分断

日本が目指すべき「勝ち筋」

装置・材料・車載等の後みを活かす、設計IPとパッケージ標準で差別化を図る

